PCI Express數(shù)據(jù)鏈路層關(guān)鍵模塊的設(shè)計與驗證.pdf_第1頁
已閱讀1頁，還剩79頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著總線技術(shù)的不斷發(fā)展，傳統(tǒng)并行總線遇到了結(jié)構(gòu)和性能上的瓶頸。第三代串行總線PCI Express應(yīng)運而生，以其高性價比和較強的靈活性迅速得到市場用戶的青睞以及相關(guān)研究人員的重視。數(shù)據(jù)鏈路層(DLL)作為事務(wù)層和物理層的中間層，主要任務(wù)是保障數(shù)據(jù)可靠傳輸和完整性檢測，在PCIe總線研究中有一定的價值和意義。
　　本文對于PCI Express2.0標(biāo)準(zhǔn)中的數(shù)據(jù)鏈路層進行了深入研究，基于FPGA成功實現(xiàn)了DLL的主要功能。論文首先介

2、紹了國內(nèi)外研究現(xiàn)狀和PCI Express總線的分層結(jié)構(gòu)，描述了通信機制、信息包、CRC校驗和傳輸方式等基本概念，然后重點分析了DLL的結(jié)構(gòu)功能和實現(xiàn)原理。采用自頂向下的設(shè)計方法，對數(shù)據(jù)鏈路層進行了模塊劃分和結(jié)構(gòu)設(shè)計。用Verilog硬件描述語言完成了發(fā)送端、接收端、鏈路管理和電源管理等關(guān)鍵模塊的RTL級設(shè)計。最后對設(shè)計延時進行了歸納分析，并指出了設(shè)計存在的問題和研究的進一步方向。
　　用Modelsim軟件完成了模塊和系統(tǒng)的功能

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論