應用于DRM接收機中的小數分頻器及數字控制電路設計.pdf

1、由于性能指標要求，DRM接收機芯片中不可避免地會采用小數頻率合成器。而小數分頻器則是頻率合成器中的重要模塊。本文在原理分析、結構建模、性能優(yōu)化、功能驗證和電路設計等幾個方面對小數分頻器進行全面研究，并設計一款包含上電復位電路、I/O緩沖器和I2C接口電路的數字控制器用于配置接收機芯片。通過該數字控制器，外部電路可以實時地讀取和改變芯片內部模擬射頻等模塊的工作狀態(tài)。這使得接收機芯片的性能和可靠性大為提高。
　　 論文首先綜述整數和

2、小數頻率合成器的原理以及其基本的組成模塊。然后闡述用于評估頻率合成器性能的關鍵的指標參數。Σ-△調制器的分析和設計是本文的重點，其基本原理、設計時需考慮的因素、固有的問題和常見的結構將在本文做詳細研究。
　　 本論文采用Simulink軟件對多級噪聲整形(MASH)和單環(huán)結構等常見的幾種高階數字Σ-△調制器建模。這些Σ-△調制器常被應用于小數頻率合成器設計中。論文通過建模仿真，對這幾種Σ-△調制器的輸出序列范圍、時域相應、穩(wěn)定性

3、和輸出頻譜進行分析以及比較。同時，Σ-△調制器固有的問題以及相應的解決方法也在論文中進行討論。
　　 由建模仿真以及比較的結果，選用一種單環(huán)Σ-△調制器結構設計小數分頻器。根據接收機指標要求，采用SMIC0.18μm CMOS工藝完成小數分頻器中的脈沖吞咽計數器、隨機抖動發(fā)生器和Σ-△調制器的設計。在20MHz參考頻率輸入下，設計的小數分頻器的頻率分辨率可以達到大約19Hz。對于2～3GHz輸入信號，后仿真結果表明小數分頻器可以