片上網絡路由器設計與實現.pdf

1、隨著片上系統（SoC）集成的IP核越來越多，芯片考慮的不再是它自身的計算能力，而是逐漸將重心轉移到如何處理好多核之間的通信問題上。擴展性好、并行能力強的片上網絡（NoC）被提出作為未來多核的片上系統通信架構的關鍵技術。時延是片上網絡關鍵性能參數之一，而路由器作為片上網絡的核心部件，對片上網絡的整體時延性能有著決定性影響。如何設計低時延的片上網絡路由器是當前的片上網絡研究的一個熱點問題。因此設計一種低時延虛信道路由器是本文研究重點。

2、>　　首先，本文總結了片上網絡技術的研究背景，當前的片上網絡路由器的研究現狀和片上網絡技術的實際應用情況，分析了使用FPGA進行片上網絡驗證的優(yōu)勢；其次，本文對片上路由器的基本結構及其分類進行了總結，內容主要包括蟲孔路由器和虛信道路由器的基本構成及其工作原理，常用的流控機制、蟲孔交換機制和仲裁機制等；再次，本文通過對傳統虛信道路由器進行詳盡分析，發(fā)現傳統虛信道路由器的不足之處，對當前低時延路由器的研究進行總結，發(fā)現目前大多數的低時延路由

3、器與傳統虛信道路由器相比都是以犧牲面積為代價換取性能的提升，因此本文提出一種新的低時延路由器，該路由器在克服了傳統虛信道路由器不足的同時，減少了路由器的面積開銷。本文對新路由器的原理、結構及基于該路由器的分配方法做了詳細介紹，并使用VerilogHDL硬件描述語言實現了提出的新路由器結構，同時為了進行性能對比，另外實現了傳統虛信道路由器和蟲孔路由器。為了對3種路由器進行功能驗證與具體實現，使用基于Verilog編寫的RTL級驗證平臺和基