井下智能交通系統(tǒng)中低碼率語(yǔ)音傳輸?shù)难芯颗c實(shí)現(xiàn).pdf

1、隨著語(yǔ)音技術(shù)應(yīng)用的發(fā)展，語(yǔ)音信號(hào)數(shù)字處理的實(shí)時(shí)性要求越來(lái)越突出。這就要求在系統(tǒng)設(shè)計(jì)中，對(duì)系統(tǒng)的硬件環(huán)境要求更高。隨著語(yǔ)音處理算法的日益復(fù)雜，用普通處理器對(duì)語(yǔ)音信號(hào)進(jìn)行實(shí)時(shí)處理，己經(jīng)不能滿(mǎn)足需要。專(zhuān)用語(yǔ)音信號(hào)處理芯片能解決實(shí)時(shí)性的要求，同時(shí)對(duì)器件的資源要求也是最低的。
　　本文利用新一代可編制邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì)，對(duì)語(yǔ)音信號(hào)低碼率編碼的FPGA實(shí)現(xiàn)進(jìn)行了深入研究。第一章綜述了低碼率語(yǔ)音編碼的現(xiàn)狀，然后在第二章對(duì)LPC的聲

2、碼器的編解碼原理進(jìn)行了較為詳細(xì)的分析，并對(duì)其不足之處進(jìn)行了一些分析，在此基礎(chǔ)上，對(duì)LPC-10聲碼器進(jìn)行了仿真，得到了處理過(guò)后的數(shù)據(jù)。最后，通過(guò)使用殘差激勵(lì)代替周期脈沖—隨機(jī)噪聲二元激勵(lì)，讓合成語(yǔ)音的質(zhì)量得到了一定的提升。第三章對(duì)電子系統(tǒng)的設(shè)計(jì)趨勢(shì)進(jìn)行了分析，指出了FPGA是未來(lái)電子設(shè)計(jì)主流實(shí)現(xiàn)手段。然后對(duì)可編程邏輯器件的內(nèi)部結(jié)構(gòu)進(jìn)行了介紹，接著詳細(xì)討論了EDA設(shè)計(jì)流程的內(nèi)容。最后對(duì)關(guān)系設(shè)計(jì)電路性能的的靜態(tài)時(shí)序分析進(jìn)行了詳細(xì)分析，以及對(duì)