

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、南開大學(xué)碩士學(xué)位論文用硬件描述語言對微處理器的仿真姓名:王義祥申請學(xué)位級別:碩士專業(yè):物理電子學(xué)指導(dǎo)教師:邵淑敏2000.5.1第一章緒論第一章緒論隨著電子技術(shù)的發(fā)展,當(dāng)前數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展,而且當(dāng)前數(shù)字系統(tǒng)的設(shè)計可以直接面向用戶需求,根據(jù)系統(tǒng)的行為和功能要求,自上至下的逐層完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗證,直到生成器件。上述設(shè)計過程除了系統(tǒng)行為和功能描述以外,其余所有的設(shè)計過程幾乎都可以
2、用計算機(jī)來自動的完成,做到了電子設(shè)計自動化(EDA)。這有利于縮短系統(tǒng)的設(shè)計周期,提高產(chǎn)品的競爭力。電子設(shè)計自動化(EDA)的關(guān)鍵技術(shù)之一是要求用形式化方法來描述數(shù)字系統(tǒng)的硬件電路,即要用所謂硬件描述語言來描述硬件電路。硬件描述語言的發(fā)展至今已有幾十年的歷史,并已成功的應(yīng)用到系統(tǒng)的仿真、驗證和設(shè)計綜合等方面。歷史上曾出現(xiàn)過上百種的硬件描述語言,它們也曾對設(shè)計自動化起到過促進(jìn)和推動作用,但是,它們大多各自針對特定設(shè)計領(lǐng)域,沒有統(tǒng)一的標(biāo)準(zhǔn),
3、從而是一般用戶難以使用。只有面向設(shè)計的多層次、多領(lǐng)域且得到一致認(rèn)同的硬件描述語言才能使廣大用戶接收。上世紀(jì)80年代后期由美國國防部開發(fā)的VHDL語言(VHSICHardwareDescriptionLanguage)滿足了上述的要求,并在1987年12月由IEEE標(biāo)準(zhǔn)化(定為IEEEstd10761987標(biāo)準(zhǔn),1993年進(jìn)一步修訂,被定為ANSI/IEEEstd10761993標(biāo)準(zhǔn))。它的出現(xiàn)為電子設(shè)計自動化(EDA)的普及和推廣奠定了
4、堅實的基礎(chǔ)。據(jù)統(tǒng)計,VHDL業(yè)已被廣大設(shè)計者所接受,據(jù)稱已有超過90%的設(shè)計者使用VHDL來設(shè)計數(shù)字系統(tǒng)。使用VHDL語言來設(shè)計數(shù)字系統(tǒng)是電子設(shè)計技術(shù)的大勢所趨。11現(xiàn)代數(shù)字系統(tǒng)設(shè)計的基本思想111傳統(tǒng)的自下至[(BottomUp)的設(shè)計方法及流程在計算機(jī)輔助電子系統(tǒng)設(shè)計出現(xiàn)以前,人們一直采用傳統(tǒng)的硬件電路設(shè)計方法來設(shè)計系統(tǒng)的硬件,這種硬件設(shè)計方法被稱為自下至上的設(shè)計方法。自下至上的硬件電路設(shè)計方法的主要步驟是:根據(jù)系統(tǒng)對硬件的要求,詳
5、細(xì)編制技術(shù)瓶格書,并畫出系統(tǒng)控制流圖;然后根據(jù)技術(shù)規(guī)格書和系統(tǒng)控制流圖,對系統(tǒng)的功能逆行紙化,合理地劃分功能模塊,并畫出系統(tǒng)的功能框圖:接著就是進(jìn)行各功能模塊的細(xì)化和電路設(shè)計;各功能模塊電路設(shè)計、調(diào)試完成后,將各功能模塊的硬件電路連接起來再運(yùn)行系統(tǒng)的調(diào)試,最后完成整個系統(tǒng)的硬件設(shè)計。對BottomUp的設(shè)計方法而言,系統(tǒng)硬件的設(shè)計是從選擇具體元、器件開始的。筍厙這些元、器件進(jìn)行邏輯電路設(shè)計,完成系統(tǒng)各獨(dú)立功能模塊設(shè)計,然后再將各功能框頭
6、連接起來,完成整個系統(tǒng)的硬件設(shè)計。上述過程從最底層開始設(shè)計,然后逐罷向上,夏毛至最高層設(shè)計完畢,故將這種設(shè)計方法稱為自下至上的設(shè)計方法。從上述可以看出,BottomUp設(shè)計方法有一個致命的缺點(diǎn):在系統(tǒng)硬7牛設(shè)計的后疑連行仿真和調(diào)試,仿真和調(diào)試通常只能在后期完成系統(tǒng)硬件設(shè)計以后才能進(jìn)7i,因為j三行仿真和調(diào)試的儀器一般為系統(tǒng)仿真器、邏輯分析儀和示波器等,因此只有在硬件系統(tǒng)E經(jīng)構(gòu)成以后才能使用。系統(tǒng)設(shè)計時存在的問題只有在后期才能較容易發(fā)現(xiàn),
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 32位定點(diǎn)RISC處理器的硬件描述語言實現(xiàn).pdf
- 基于可編程和硬件描述語言的集成化光電信號處理器研制.pdf
- 硬件描述語言的哲學(xué)分析.pdf
- 微處理器
- verilog硬件描述語言課程設(shè)計
- Sparc微處理器仿真系統(tǒng)研究.pdf
- 教學(xué)大綱-fpga及硬件描述語言
- 課程名稱fpga與硬件描述語言
- 8位risc微處理器設(shè)計與仿真
- 8086微處理器引腳
- 微處理器工作原理
- 微處理器外文翻譯
- 基于異步語言Balsa的異步微處理器設(shè)計研究.pdf
- 外文翻譯--微處理器
- 用multisim軟件設(shè)計4位微處理器
- 學(xué)習(xí)硬件描述語言以滿足市場預(yù)期【外文翻譯】
- 計算機(jī)組成原理課程設(shè)計--用硬件描述語言設(shè)計cpu
- 面向外設(shè)管理的微處理器硬件多線程擴(kuò)展.pdf
- 《Verilog HDL硬件描述語言》網(wǎng)絡(luò)課件研究與開發(fā).pdf
- 基于fpga的微處理器設(shè)計
評論
0/150
提交評論