測速雷達的數(shù)字接收機的設計與實現(xiàn).pdf

1、隨著大規(guī)模集成電路的不斷發(fā)展,尤其是FPGA技術的提高,使得電子系統(tǒng)的設計思想和設計方法也在不斷地推陳出新。目前,FPGA芯片上甚至集成了數(shù)字信號處理器內(nèi)核和中央處理器內(nèi)核,可以進行軟硬協(xié)調(diào)設計,為可編程片上系統(tǒng)的實現(xiàn)提供了強大的硬件支持。
　　 SOPC技術是Altera公司推出的一種非常高效靈活的片上系統(tǒng)解決方案,它可以根據(jù)具體的要求靈活地定制處理器和外圍接口,具有性價比高、實時性好和體積小等優(yōu)點。本論文利用了SOPC技術,

2、在一塊FPGA上實現(xiàn)測速雷達數(shù)字接收機系統(tǒng)的硬件平臺,并且根據(jù)測速雷達的基本原理設計了在此平臺上運行的軟件程序。整個測速雷達數(shù)字接收機系統(tǒng)分為兩個部分,包括FPGA硬件信號處理和NiosⅡ處理器。對于系統(tǒng)前端的FPGA硬件處理部分,重點研究了如何實現(xiàn)數(shù)字下變頻、數(shù)字濾波器和FFT;系統(tǒng)的核心部分是 NiosⅡ處理器,它控制整個系統(tǒng)的運行,NiosⅡ接收前端FFT模塊運算得出的頻譜信息,經(jīng)過軟件運算得出速度。處理器外圍器件的接口主要包括S