用于高速高精度流水線ADC的子AD單元電路設計.pdf_第1頁
已閱讀1頁，還剩68頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、近年來，移動電子產品需求的快速增長極大地刺激了模數轉換器的發(fā)展，市場需要越來越多的高速高精度模數轉換器。本論文針對上述問題，以12位100MSPS流水線 ADC為研究對象，在深入分析流水線 ADC工作原理的基礎上，對子 AD單元電路設計作了創(chuàng)新性和探索性研究。主要內容為：
　　研究了高速高精度流水線ADC系統結構，結合系統性能指標確定了子AD各單元模塊的指標要求，并對子AD單元模塊的各種誤差源進行了詳細分析。
　　提出了一種

2、新型開關電容預放大鎖存比較器電路拓撲，對其延遲時間和功耗等指標進行優(yōu)化，通過對開關電容網絡的建模分析，優(yōu)化開關電容電路，降低了電荷注入、時鐘饋通等非理想因素對系統精度的影響；對于比較器的預放大電路，采用一級放大器加源跟隨器結構，降低了延遲時間；分析基準輸出緩沖器負載能力等因素，優(yōu)化了電阻串網絡；設計了3.5位/級、1.5位/級和2位/級的編碼電路。為了降低系統功耗，流水線ADC中間七級采用動態(tài)比較器。
　　應用典型1.8V/0.1

3、8?m硅CMOS工藝模型，通過Cadence設計軟件進行模擬仿真。仿真結果表明，開關電容預放大鎖存比較器的延遲時間為556ps，功耗188.6W，比較器分辨率達到0.23mV，建立時間不超過1.2ns。將該比較器應用于3.5位/級精度的子AD時，子AD單元能在100MSPS的采樣頻率下正確工作；當電阻串的總阻值優(yōu)化為1.5K?時，3.5位/級的子AD單元中，最壞情況下回饋噪聲對參考電壓造成的抖動為0.24mV；系統仿真結果表明，各級子

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論