成品率估計與提升技術研究.pdf

1、本文對集成電路成品率估計與提升技術方面進行了研究。主要研究內容如下： ⑴分析了缺陷的形成、可能導致的電路故障、缺陷的粒徑分布模型和用于成品率估計時所采用的各種模型以及關鍵面積的概念和開路、短路關鍵面積計算的基礎模型和改進模型。 ⑵提出并實現(xiàn)了版圖布線優(yōu)化位置的提取算法。缺陷具有空間、形狀和粒徑分布特征，根據缺陷的這些分布特征對版圖布線優(yōu)化設計是成品率提升技術研究的新方向。本文在考慮缺陷粒徑分布的同時，結合納米制造工藝下缺

2、陷的分布特性，設計并實現(xiàn)了基于開路和短路關鍵面積的版圖優(yōu)化位置提取算法。算法賦予缺陷一定的空間分布和粒徑分布概率，由該概率計算出不同線網的開路和短路關鍵面積，依據所計算的關鍵面積的大小提取出優(yōu)化線網的位置信息。 ⑶通過調整待優(yōu)化處的版圖布線來優(yōu)化版圖，然后使用線性規(guī)劃來求優(yōu)化處線網的最小關鍵面積，通過MATLAB得到最優(yōu)解，使版圖布線達到最優(yōu)化。 ⑷用matlab開發(fā)了一個成品率估計與提升軟件系統(tǒng)的界面，并實現(xiàn)了集成和發(fā)