基于標(biāo)準(zhǔn)總線的雷達(dá)成像信號處理機(jī)設(shè)計(jì).pdf

1、實(shí)時(shí)高分辨雷達(dá)成像數(shù)據(jù)量、運(yùn)算量巨大，要求信號處理機(jī)具有強(qiáng)大的運(yùn)算能力和通信能力。我們一般采用多片DSP以及多塊板卡并行工作來滿足實(shí)時(shí)處理的要求。但是隨著DSP處理能力的提升以及處理單元的增加，運(yùn)算和I/O的平衡成為一個(gè)日益突出的問題。本文著重討論了如何有效地組織多個(gè)處理單元來充分發(fā)揮并行處理的效率，以及如何解決芯片間、特別是板卡間的高速數(shù)據(jù)傳輸問題。針對機(jī)載平臺，設(shè)計(jì)了一種滿足各種實(shí)時(shí)成像算法需求的成像處理機(jī)。該處理機(jī)采用了分布式并行

2、處理技術(shù)和標(biāo)準(zhǔn)總線與自定義總線相結(jié)合的技術(shù)：同時(shí)基于IP數(shù)據(jù)包的交換電路設(shè)計(jì)使得處理機(jī)的通信更具靈活性和可擴(kuò)展性。然后，通過工程中兩個(gè)成像例子來具體分析了實(shí)時(shí)成像流程。 彈載、星載實(shí)時(shí)成像技術(shù)的發(fā)展對成像處理機(jī)的環(huán)境適應(yīng)性、可靠性和穩(wěn)定性提出了更高的要求。根據(jù)這一趨勢，本文提出了FPGA與DSP共同處理以及在特定場合用FPGA逐漸替代DSP的實(shí)時(shí)處理方案，并對這種處理機(jī)架構(gòu)所帶來的一些問題進(jìn)行了分析。最后提出在標(biāo)準(zhǔn)總線上用PCI