COFDM傳輸系統(tǒng)的采樣時鐘同步.pdf

1、當今世界，數(shù)字電視已成為電視廣播的發(fā)展方向，數(shù)字電視比傳統(tǒng)的模擬電視有著明顯的優(yōu)勢，擁有廣闊的前景。DVB是歐洲170多個組織共同開發(fā)出的數(shù)字高清晰度電視標準，它由衛(wèi)星廣播(DVB-S)、地面廣播(DVB-T)和有線電視(DVB-C)三部分組成。DVB-T采用COFDM(編碼正交頻分復用)調(diào)制技術，與單載波相比，減小了子載波間的相互干擾，又提高了頻譜利用率。但是，COFDM系統(tǒng)對同步誤差非常敏感，對接收端同步的要求比較高。本文主要進行采

2、樣時鐘同步的實現(xiàn)算法研究和FPGA設計。 本論文完成的工作如下： 1)對數(shù)字電視地面?zhèn)鬏敇藴蔇VB-T以及COFDM傳輸方式進行詳細的分析，特別針對其采樣時鐘同步部分，對各種算法進行理論研究及分析比較。從理論上分析采樣偏差對系統(tǒng)的影響，找到合理的采樣時鐘同步算法。 2)利用Matlab在通信系統(tǒng)仿真中的便利性，結合Matlab自帶工具箱的基礎上，編寫程序語言實現(xiàn)對算法的仿真并不斷改進，合理安排各個模塊，調(diào)整模塊之

3、間的接口以及傳輸數(shù)據(jù)的格式，以利于下一步的硬件實現(xiàn)。同時，生成帶有采樣偏差的數(shù)據(jù)用以驗證同步模塊的性能。對確定的算法進行各種環(huán)境參數(shù)下的性能仿真，證實其優(yōu)勢及不足，不斷加以完善。在一些模塊中，采用經(jīng)過改進的新算法，有效的提高了系統(tǒng)性能。 3)對各部分模塊進行行為級和寄存器傳輸級改寫，并添加控制時鐘。利用Verilog HDL語言實現(xiàn)其硬件描述，利用Modelsim進行功能仿真，仿真通過后，利用Quartus進行硬件的綜合并后仿真