高速鐵路地震預警關鍵技術研究及系統(tǒng)設計.pdf_第1頁
已閱讀1頁，還剩57頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著中國高速鐵路的快速發(fā)展，較小的地震也可能對正在運行的高速列車穩(wěn)定性造成極大地沖擊，導致危害旅客生命安全的重大事故。地震是一種發(fā)生概率較小但威脅極大的自然災害，中國又是一個地震多發(fā)國家，所以中國高速鐵路正面臨地震的嚴重威脅。地震預警系統(tǒng)可以在地震發(fā)生后對區(qū)間內正在運行的高速列車進行控制，在地震破壞波到達高速鐵路前對列車進行減速停車以降低損失。所以，中國高速鐵路地震預警系統(tǒng)的發(fā)展完善十分迫切。本文對高速鐵路地震預警關鍵技術----數(shù)據(jù)采

2、集技術進行了研究，并設計了數(shù)據(jù)采集系統(tǒng)。
　　本研究主要內容包括：⑴介紹了高速鐵路地震預警的原理及發(fā)展現(xiàn)狀，對連續(xù)定位方法和震級計算這兩項預警技術中的核心部分進行了研究，重點研究作為支撐的關鍵技術----數(shù)據(jù)采集技術。⑵設計了基于C/S構架的地震數(shù)據(jù)采集系統(tǒng)，詳細描述了基于 LabVIEW的客戶端設計，并提出了地震監(jiān)測站的設計框架，包括電源模塊、數(shù)據(jù)采集系統(tǒng)和時鐘同步模塊。⑶研制了高精度地震監(jiān)測站數(shù)據(jù)采集系統(tǒng)，系統(tǒng)采用 STM32

3、+FPGA結構。采用ES-T型三分向力平衡式加速度計作為地震信號傳感器，32位ADC芯片ADS1281進行AD轉換，F(xiàn)PGA對多通道AD數(shù)據(jù)進行并行讀取，通過SPI方式將打包數(shù)據(jù)傳輸至STM32單片機，再由單片機移植LWIP完成以太網(wǎng)數(shù)據(jù)上傳。⑷研制了高精度時鐘同步模塊，模塊采用 STM32+FPGA結構。采用 DP83640完成IEEE-1588網(wǎng)絡時鐘同步協(xié)議來獲取網(wǎng)絡授時PPS時鐘作為主用，UM220模塊獲取衛(wèi)星授時PPS時鐘作為

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論