基于March C+算法的存儲(chǔ)器內(nèi)建自測(cè)試自測(cè)試設(shè)計(jì)與仿真.pdf

1、隨著信息技術(shù)的發(fā)展，IC設(shè)計(jì)更加復(fù)雜，嵌入式存儲(chǔ)器在SoC芯片面積中所占的比例越來越大。由于本身單元密度很高，嵌入式存儲(chǔ)器容易造成硅片缺陷，降低了芯片的成品率。目前，芯片的測(cè)試已成為制約系統(tǒng)集成度和規(guī)模的瓶頸，傳統(tǒng)的自動(dòng)測(cè)試設(shè)備已經(jīng)不能滿足大規(guī)模集成電路測(cè)試的需求，而內(nèi)建自測(cè)試的方法已經(jīng)逐步運(yùn)用到存儲(chǔ)器測(cè)試中。 本文分析了存儲(chǔ)器主要的故障模型，并對(duì)存儲(chǔ)器測(cè)試的各種方法進(jìn)行比較，確定存儲(chǔ)器內(nèi)建自測(cè)試是一種比較有效的方法，在研究嵌入

2、式存儲(chǔ)器內(nèi)建自測(cè)試技術(shù)相關(guān)理論的基礎(chǔ)上，重點(diǎn)剖析了各種March測(cè)試算法特點(diǎn)，得出March C算法是能夠檢測(cè)存儲(chǔ)器各種常見故障的有效算法。 采用自頂向下的思想對(duì)存儲(chǔ)器內(nèi)建自測(cè)試系統(tǒng)進(jìn)行設(shè)計(jì)，運(yùn)用VHDL硬件描述語言描述整個(gè)系統(tǒng)結(jié)構(gòu)，使用一種改進(jìn)的March C算法--March C+算法，基于有限狀態(tài)機(jī)實(shí)現(xiàn)存儲(chǔ)器內(nèi)建自測(cè)試電路設(shè)計(jì)，并用ModelSim SE6.2b工具進(jìn)行仿真，驗(yàn)證了整個(gè)設(shè)計(jì)的正確性。 本設(shè)計(jì)對(duì)傳統(tǒng)的

3、存儲(chǔ)器內(nèi)建自測(cè)試電路結(jié)構(gòu)進(jìn)行優(yōu)化，將測(cè)試向量生成器、地址向量發(fā)生器和讀寫控制器集成在BIST控制器一個(gè)模塊中，使結(jié)構(gòu)更合理，降低了設(shè)計(jì)難度；同時(shí)避免了模塊及模塊間的通信信號(hào)過多不利于調(diào)試的缺點(diǎn)，而且節(jié)省了芯片面積；在系統(tǒng)時(shí)鐘頻率為5MH，仿真精度為1ns的情況下，完成整個(gè)存儲(chǔ)器內(nèi)建自測(cè)試所需要的時(shí)間是2.1701ms，達(dá)到減少測(cè)試時(shí)間的目的；本設(shè)計(jì)的IP具有通用性，當(dāng)對(duì)其他的存儲(chǔ)器系統(tǒng)進(jìn)行測(cè)試設(shè)計(jì)時(shí)，只需要修改本設(shè)計(jì)中存儲(chǔ)器輸入輸出端口